트랜지스터로배우는디지털회로Ⅰ
HDL(Hardware Description Language)을 사용하는 논리회로설계가 당연해진 지금도 실제로 동작하고 있는 하드웨어, 즉 전자회로의 동작이나 실력을 숙지해두는 것은 매우 중요한 일이다. 그 지식들은 인터페이스를 설계하거나 트러블이 발생했을 때 반드시 필요한 것이기 때문이다. 이와 관련, 본지 특집에서는 NAND 게이트를 직접 제작하여 스타트시키고 플립플롭의 실제 동작을 확인한다. 또한 순서회로설계에 있어서 중요한 동기식 방식도 해설하고 각종 로직 IC의 실력 및 특징도 알아본다.
1장 디지털 회로의 기초
2장 트랜지스터로 제작하는NAND 게이트회로와 그 동작
3장 조합논리회로의 제작 방법과 논리압축의 기초
4장 플립플롭을 이해하자
本記事는 日本CQ出版社가 發行하는「トランジスタ技術」誌(2004年9月號)와의 著作權協定에 依據하여 提供받은 資料입니다.
2입력 NAND를 직접 제작하여 디지털 동작을 이해한다.
2. 트랜지스터로 제작하는 NAND 게이트 회로와 그 동작
여기서는 실제로 논리회로를 트랜지스터로 제작한다. 논리 회로를 확실하게 이해하려면 실제로 제작해 보는 것이 가장 좋은 방법이라 할 수 있다.
이번에 제작하는 TTL NAND는 현재 거의 사용되지 않는 다. 그러나 TTL NAND를 확실하게 이해해 두면 CMOS 등 의 다른 논리소자를 쉽게 이해할 수 있다. TTL NAND는 논 리소자의 기본이기 때문이다.
DTL과 TTL
가장 기본적인 NAND로 DTL NAND가 있다. DTL은 Diode-Transistor Logic의 약자로, 다이오드와 트랜지스터에 의한 논리회로라는 의미이다.
한편, TTL은 Transistor-Transistor Logic의 약자로, 트랜 지스터와 트랜지스터에 의한 논리회로라는 의미이지만 참으 로 기묘한 명칭이다. 사실은 DTL의 다이오드를 트랜지스터 로 치환하여 TTL이 되고 있다. 때문에 이러한 명칭으로 불리 게 된 것이다.
TTL은 DTL을 개량한 것이다. 때문에 TTL을 이해하기 위 해서는 먼저 DTL을 이해해야 한다.
다이오드와 트랜지스터의 기본동작
1. 다이오드의 동작
다이오드는 전류를 단방향으로밖에 흘리지 않는다. 그림1(a)에 나타난 바와 같이 애노드(Anode；A)를 플러스, 캐소 드(Cathode；K)를 마이너스로 했을 때에만 전류가 흐른다.
이 때, 다이오드 양단의 전압(순방향전압, 이하 VF)이 어떻게 되는가가 매우 중요하다.
그림 1(b)에 소신호용 다이오드 1S2076A의 VF 특성을 나 타낸다. 이 그림에서 전류가 흐르고 있을 때 VF는 0.6~0.7V 에서 거의 일정하며 VF가 0.5V 이하일 때에는 거의 전류가 흐 르지 않는다는 것을 알 수 있다.
이하, DTL 등의 동작을 해석할 때 VF 이하의 전압에서는 다이오드에 전류가 흐르지 않고, 또 전류가 흐르고 있을 때에 는 VF＝0.6V로 일정하다. 이와 같이 다이오드의 특성을 간단화해도 실제 동작을 거의 맞게 해석할 수 있다. 실제 동작에 대한 해석을 간단하게 하기 위해 이와 같이 특성을 간단화하 여 상정하는 것은 중요하다.
2. 트랜지스터의 동작
트랜지스터의 베이스-이미터 사이도 다이오드이므로 다이 오드와 같은 전류-전압 특성이다. 베이스-이미터간 전압 (VBE)은 다이오드의 VF에 대응한다. 단, 전류는 컬렉터 전류 이므로 주의하기 바란다. 엄밀하게 말하면 베이스 전류와 컬 렉터 전류의 합계이지만 베이스 전류는 컬렉터 전류에 비해 매우 작으므로 컬렉터 전류만 생각해도 충분하다.
다이오드와 마찬가지로 간단화한 다음, VBE가 0.6V 이하일 때에는 베이스 전류와 컬렉터 전류가 흐르지 않고 베이스 전류 와 컬렉터 전류가 흐르고 있을 때에는 VBE＝0.6V로 일정하다. 그림 2에 트랜지스터의 3가지 동작상태를 나타낸다.
같은 회로구성이지만 저항값에 따라 트랜지스터의 동작상태가 달 라진다. 정말 그림과 같이 되는지 실제로 확인해보자.
(1) OFF 상태［그림 2(a)］
베이스 전류 IB가 흐르지 않을 때 R2의 양단 전압은 다음과 같이 계산할 수 있다.
이 값은 0.6V 이하이므로 트랜지스터의 베이스 전류 IB가 흐르지 않는다. 따라서 컬렉터 전류 IC는 흐르지 않는다. 출력 전압 VO는,
VO＝5V－R3 IC
로 나타낸다. 여기서 IC＝0이므로 VO＝5V로 된다. 이 상태가 OFF 상태이다.
(2) 중간상태［그림 2(b)］
먼저 베이스 전류 IB가 흐르지 않게 됐을 때의 R2 양단저압 은 전술한 바와 마찬가지로 계산할 수 있다.
이 값은 0.6V 이상이므로 트랜지스터의 베이스 전류 IB가 흐른다. 다음에 베이스 전류 IB를 구한다.
IB＝I1－I2이므로,
IB＝0.4m－0.375m＝0.025mA
가 된다.
컬렉터 전류 IC는 다음과 같이 계산할 수 있다.
IC＝hFEIB＝100×0.025×10-3＝2.5mA
여기서 hFE는 직류전류 증폭률이며 여기서는 100이라 가 정하고 있다.
VO＝5V－R3 IC
이므로,
VO＝5－1×103×2.5×10-3＝2.5V
가 된다. 이 값은 전원의 중간값이며 능동상태이다. 증폭기 등의 회로 구성 시 트랜지스터의 동작상태이다. 여기서는 VBE 나 hFE를 일정하다고 가정했지만 이러한 값은 온도 등에 의해 변동된다. 따라서 실제 증폭기 등에서는 회로를 이대로 사용 할 수 없으며 부귀환에 의해 동작점을 안정적으로 한 회로가 필요하다.
(3) ON 상태［그림 2(c)］
이 회로도 그림 2(b)와 같은 베이스 전류 IB가 흐른다.
로 된다. 따라서 이 회로의 컬렉터 전류 IC는,
IC＝hFEIB＝100×0.38×10-3×38mA
가 된다.
그러나 트랜지스터의 컬렉터-이미터간 전압(VCE)이 0V일 때 컬렉터 전류 IC가 최대값으로 되며 그 값은,
이다.
즉, IC로서 38mA 정도의 베이스 전류가 흐르고 있지만 회 로상에서 IC의 최대값은 5mA로 제한되고 있다. 이 때 트랜지 스터의 VCE는 0V에 가까워지며 VCE(sat)라 불리고 있다. sat는 saturation(포화)의 약자이다. 예를 들어 2SC1815의 VCE(sat) 는 표준에서 0.1V(IC＝100mA, IB＝10mA)이다. 이상과 같 은 상태가 ON 상태이다.
☆
이상으로 그림 2의 각 상태를 실제로 확인했다. 디지털 회 로에서는 그림 2(a)의 OFF 상태와 그림 2(c)의 ON 상태를 사용한다.
DTL NAND 게이트의 트랜지스터 회로
1. DTL의 NAND 게이트 동작
그림 3(a)에 DTL NAND의 회로를 나타낸다.
여기에 VCC라는 것이 있지만 이것은 그림 2의 회로와 같이, 전압 VCC의 직류전원이 이 라인과 삼각형으로 나타난 그라운드(GND) 사이에 접속되고 있다는 것을 나타낸다. VCC나 GND는 일반 전자회로에서 사용되는 기호이다.
그림 3(b)에 한쪽 입력이 0V(GND)에 접속되었을 경우를 나타낸다. 이 때는 D2에 전류가 흐른다. D1에는 역 전압이 인 가되므로 전류는 흐르지 않는다. A점의 전압은 0.6V로 된다 (GND에서의 전압이며 이후에도 모두 GND에서의 전압으로 한다).
이 A점의 전압에서 트랜지스터 Tr1은 ON되지 않는다. 왜 냐하면 Tr1을 ON하려면 전류가 D3 → D4 → Tr1의 베이스로 흘러야 하기 때문에 A점의 전압이 이 3개분의 전압 0.6V× 3＝1.8V 이상 필요하기 때문이다.
사실 D3, D4는 확실하게 Tr1을 OFF로 하기 때문에 사용되 고 있다. 또한 입력이 완전한 0V가 아니라도 Tr1을 확실하게 OFF하므로 2개가 사용되고 있다. 이상과 같이 한쪽이 0V에 접속되었을 경우, Tr1이 OFF되고 출력은 전원전압(VCC)으로 된다. 그림 3(c)에 양쪽 입력이 VCC에 접속되었을 경우를 나타낸 다. 이 때 D1, D2에는 역 방향 전압이 인가되므로 전류는 흐 르지 않지만, VCC에서 R1을 통해 D3 → D4 → Tr1의 베이스 로 전류가 흐른다. Tr1은 ON되고 출력전압은 0V로 된다. 엄 밀히 말하면 전술한 바와 같이 Tr1의 VCE(sat)이다. 이상과 같이 VCC를“H”(High 레벨), 0V를“L”(Low 레벨) 로 하여 표로 정리한 것이 그림 3(d)의 진리값표이다. “H”＝ ‘1’, “L”＝‘0’으로 정의한 정논리에서는 양쪽 입력이‘1’일 때에만 출력이‘0’으로 되며 NAND 동작으로 된다. 정논리, 부논리에 관해서는 3장에서 상세히 기술한다.
2. 트랜지스터의 스위칭 특성에 의한 지연 발생
그림 4에 트랜지스터의 스위칭 특성을 나타낸다.
트랜지스터를 ON하는 입력전압을 인가했을 때, 출력의 컬렉터 전압 은 신속하게 0V로 된다.
그러나 입력전압을 0V로 되돌렸을 때 컬렉터 전압은 얼마 동안 0V를 유지하도록 동작하며 이 때문에 지연시간이 발생 한다.
이 모습을 그림 4(b)에 나타낸다. 이것은 베이스에 주입된 과잉전하(여기서는 정(＋) 전하) 때문에 발생하는 현상이며 입력전압이 0V로 되어도 과잉전하가 없어질 때까지 ON을 유지하기 때문이다. 이 지연시간을 적게 하려면 과잉전하를 신속하게 빼내야 한다.
그 방법 중 하나를 그림 5에 나타낸다.
그림과 같이 콘덴서를 저항과 병렬로 접속한다. 그러면 입력전압이 0V로 돌아갈 때, 콘덴서에 축적된 전압이 과잉전하를 신속하게 빼낸다. 이 콘덴서를 스피드업 콘덴서라 한다.
TTL NAND 게이트의 트랜지스터 회로
1. TTL NAND의 기본회로
(1) 멀티이미터형 입력 트랜지스터에서 출력 트랜지스터를 고속으로 드라이브
반도체에는 P형과 N형이 있다. P형과 N형뿐인 구조에 주 목할 경우, 그림 6(a)와 같이 트랜지스터를 다이오드로 나타 낼 수 있다(어디까지나 구조적인 것이며 기능이 그렇게 되는 것은 아니다).
그림 6(b)는 복수의 이미터를 가진 트랜지스터이며 이것도 구조적으로는 다이오드로 나타낼 수 있다. 그림 3(a)의 DTL NAND의 D1, D2, D3를 이 멀티이미터 트랜지스터로 치환한 것이 그림 7에 나타난 TTL NAND의 기본회로이다. TTL NAND 기본회로의 동작은 그림 6(b)에 나타난 다이오드로 생각하면 DTL NAND와 마찬가지로 이해할 수 있다. 그렇다면 왜 트랜지스터로 한 것일까. 그림 8에 그 이유를 나타낸다.
지금, I1이 흘렀다고 하자. 이것은 베이스 전류이므로 hFE배된 컬렉터 전류 I2가 흐른다. 다이오드에서는 이렇게 되지 않는다. 이 I2는 Tr2의 베이스에 모인 과잉전하를 신속하 게 빼내 전술한 스피드업 콘덴서와 마찬가지로 동작하게 된 다. 이렇게 해서 Tr2의 ON에서 OFF로 신속하게 동작할 수 있는 것이다.
(2) 토템 폴 출력에서 용량부하도 고속으로 드라이브
다음에 그림 9와 같이 TTL NAND 기본회로의 출력에 콘덴서 C1이 접속되었을 경우를 상정한다. 실제 회로에서는 프린트 기판의 패턴이 가진 용량이나 구동하는 회로의 용량이, 이 콘덴서 C1에 해당한다.
입력이“H”→“L”로 되었을 때 출력이“L”→“H”로 되지만 C1이 있으면 그림 9와 같이 파형 상승이 지연된다. 이것은 R2 를 통하여 C1을 충전해야 하기 때문이다. 여기서 R2를 작게 하면 이 충전시간은 빨라지고 파형의 상승시간을 빠르게 할 수 있다.
그러나 그렇게 하면 Tr2가 ON일 때 R2에서 트랜지스터로 유입되는 전류가 커져 소비전류가 증대한다.
이상과 같은 문제는 트랜지스터를 2단으로 하여 그림 10과 같이 동작시키면 해결할 수 있다.
그림 10(a)와 같이 출력이 “H”일 때는 위의 트랜지스터에서 C1을 충전하므로 매우 빠르 게 충전할 수 있다.
또 출력이“L”일 때는 위의 트랜지스터가 OFF하므로 소비 전력 증대 문제도 없다. 이 트랜지스터의 2단 회로를 토템 폴 회로라 부른다.
2. 실제 TTL NAND IC의 내부 회로를 살펴본다
그림 7의 기본회로에 그림 10의 토템 폴 회로를 추가하면 TTL NAND의 회로가 된다.
그림 11은 텍사스 인스트루먼트사의 데이터 시트에 게재된 표준 TTL NAND인 SN7400의 등가회로이다.
TTL에는 여러 가지 타입이 있지만 이 그림에 나타난 회로를 표준 TTL 이라 한다.
이 회로에서 VBE＝0.6V, VCE(sat)＝0.1V, 다이오드의 VF＝ 0.6V라 가정했을 때 각 부의 전압을 그림 12에 나타낸다.
D3는 출력이 L 레벨일 때 Tr3를 확실히 OFF시키므로 사 용되고 있다. 정확히 그림 3(a)의 DTL 회로에서의 D3, D4와 같이 동작하고 있다. R4는 전류제한용이다. 출력이 전환됐을 때 양쪽 트랜지스터가 일순간 ON되지만 R4는 이 때의 전류 를 제한한다.
TTL NAND 회로를 제작한다
1. 테스트용 신호발생을 준비한다
TTL 방식으로 NAND 게이트를 제작하기 전에 그것을 테 스트하는 신호발생기를 제작해 둔다. 그 회로를 그림 13(a)에, OUT1, OUT2의 출력파형을 그림 13(b)에 나타낸다.
그림 3(d)에 나타낸 NAND의 입력 패턴에 필요한 4가지 값이 출력된다. 이러한 출력을 제작한 TTL NAND 입력에 접 속하도록 한다. 전원은 테스트하는 TTL NAND와 공통으로 하기 바란다.
오실로스코프가 없어도 테스트할 수 있도록 LED를 붙인 다. OUT1, OUT2 모두 H 레벨에서 LED가 점등한다. IN 단 자는 NAND 출력에 접속하기 위한 것으로, NAND 출력이 L 레벨일 때 LED가 점등한다.
발진주기 T는 C1, R1으로 결정한다. LED인 경우에는 눈 으로 볼 수 있도록 T를 1초 정도로 한다. 나는 C1, R1을 교체 할 수 있도록 자유자재로 구부러지는 IC 소켓을 사용했다. 또 한 이 소켓을 IN, OUT1, OUT2, 전원에도 붙여두면 TTL NAND와 간단하게 접속할 수 있다. 제작한 테스트 신호발생 기의 외관을 사진 1에 나타낸다.
2. TTL NAND 회로 제작
이번에 제작하는 TTL NAND 회로를 그림 14에 나타낸다.
저항값은 구하기 쉬운 값을 사용했다.
또 멀티이미터 트랜지스터는 구할 수 없으므로 그림과 같이 일반적인 트랜지스터의 베이스와 이미터를 접속하여 똑같 이 동작시킨다.
그림 11의 D1, D2는 생략한다. 실제로 TTL NAND를 사 용할 때 기판의 패턴 등이 코일 성분으로 되어 링잉이라 불리 는 진동 파형이 발생하는 경우가 있다. 이러한 다이오드는 입 력전압이 마이너스로 되었을 때 동작하며 이 링잉 발생을 방 지한다.
이번에는 간단한 응용으로밖에 사용하지 않으므로 이러한 다이오드는 필요 없다.
제작한 TTL NAND의 외관을 사진 2에 나타낸다.
저항 등의 값을 변경하거나 부품을 추가하기 쉽도록 여기서도 자유 자재로 구부릴 수 있는 IC 소켓을 요소에 사용하고 있다.
3. 사용 트랜지스터 결정
트랜지스터는 구조적으로 대칭이기 때문에 이미터와 컬렉 터를 반대로 해도 트랜지스터로 동작한다. 이 트랜지스터를 역 트랜지스터라 한다. 물론 역 트랜지스터에서는 직류전류 증폭률 hFE(정확하게는 역 방향전류 증폭률 hFE(rev))이 작아 진다.
이번에 제작하는 그림 14의 회로에서 입력이 H 레벨일 때 입력에 유입되는 전류의 모습을 그림 15에 나타낸다.
그림15(a)는 한쪽이 H 레벨일 때이고 그림 15(b)는 양쪽 모두 H 레벨일 때를 나타내고 있다. 그림 15(a)에서는 Tr1이 역 트랜 지스터로 동작한다. I1이 베이스 전류이고 I2가 역 트랜지스터 의 컬렉터 전류이다. 여기서 I2＝I1 hFE(rev)로 된다. 그림 15(b) 의 I3, I4도 같은 관계이다.
표 1에 각종 트랜지스터의 I2, I4 실제 측정값을 나타낸다.
익숙한 트랜지스터인 2SC1815에서는 상당한 전류가 흐른다 (2SC1815의 hFE(rev)는 2~3 정도이다). 이러한 전류는 제로 인 경우가 이상적이며 2SC1815에서 흐르는 전류는 치명적 이다.
표 1의 2SC3732나 2SC2901은 고속 스위칭용 트랜지스 터이다. 이들의 I2, I4는 2SC1815에 비해 상당히 작아진다. SN7400의 규격에 비하면 크지만 어쨌든 사용할 수는 있는 값이다.
이번에는 보다 작은 패키지인 2SC3732를 사용하기로 했 다. 랭크는 어느 것이나 상관없다.
여기서는 상세하게 기술하지 않겠지만, 2SC1815에서는 출력이 L 레벨에서 H 레벨로 될 때의 스피드가 느리다는 문 제가 있으나 2SC3732를 사용함으로써 이 문제도 없어진다.
제작한 TTL NAND의 동작 확인
1. 진리값표대로 동작
제작한 테스트 신호발생기의 OUT1, OUT2를 제작한 TTL NAND의 입력1, 입력2에 접속하여 기본동작을 확인했다. 그림 16에 오실로스코프로 관측한 파형을 나타낸다.
테스트 신호발생기의 R1, C1은 R1＝1k, C1＝1,000pF이다. 그림 3(d)의 진리값표대로 동작하고 있다는 것을 알 수 있다.
2. 파형에 비어드 발생
그림 16에서 OUT1이“L”→“H”, OUT2가“H”→“L”로 변 화했을 때 NAND 출력이 순간적으로 L 레벨로 되었다. 이것 은 OUT1, OUT2가 모두 H 레벨로 되는 순간이 있기 때문이 다. 이것은 통칭 비어드라 불린다. 디지털 회로에서는 비어드 가 도처에서 발생한다. 디지털 회로 설계에서는 이러한 비어 드에 어떻게 영향을 받지 않도록 할 것인가가 중요하다.
3. 표준 TTL의 입출력 특성
그림 17에 표준 TTL의 입력 레벨을 나타낸다.
표준 TTL의 입력전압은 L 레벨이 0~0.8V, H 레벨이 2.0~5.0V로 규정되어 있다. 전원전압 5V인 마이컴 등의 논리소자에서 ‘입력 TTL 레벨’이라 기재되어 있는 경우에는 그림 17의 입 력 레벨을 가리킨다.
표준 TTL IC의 출력 레벨은 어떨까. 이것은 그렇게 간단 하지가 않다. 단순하게는 L 레벨로 0.8V 이하, H 레벨로 2.0V 이상의 전압을 출력하면 되지만 문제는 구동하고 있는 소자에서 전류가 유입되거나 그 소자로 전류가 유출되기도 한다는 것이다.
그림 18에 표준 TTL의 레벨 규정을 나타낸다.
그림 18(a)는 L 레벨 출력의 규정이다. 10개분의 전류가 유입되었을 때 출력이 0.4V 이하로 되어 있다. 이 전압은 VOL이라 불린다. 그림 18(b)는 H 레벨 출력의 규정이다. 여기서는 10개분의 전류가 유출되었을 때의 출력이 2.4V 이상으로 되어 있다. 이 전압은 VOH라 불린다. 어느 것이나 0.4V의 마진을 잡고 있다.
4. 제작한 TTL NAND의 VOL과 VOH 측정
제작한 TTL NAND의 VOL, VOH를 측정한다. 그림 19(a)에 VOL의 측정방법을 나타낸다.
이번에 제작한 TTL NAND에서는 입력을 L 레벨로 했을 때 유출되는 전류가 1.3mA였 다. 10개분이라면 13mA이다. 여유를 두고 20mA로 했다. 측정결과는 142mV였다. 이것은 0.8V에 대해 충분한 여유가 있다.
그림 19(b)에 VOH의 측정방법을 나타낸다. 입력을 H 레벨 로 했을 때 유입되는 전류는 표 1에 나타냈다.
이번에는 2SC3732K를 사용했으므로 0.17mA이다. 10개분이라면 1.7mA이므로 여유를 두고 5mA로 했다. 측정결과는 3.2V였 다. 이것도 20V에 대해 충분한 여유가 있다.
이상과 같은 점에서 이번에 제작한 TTL NAND는 같은 TTL NAND를 10개 구동할 수 있다는 것을 알 수 있었다.
5. 4개들이 모듈을 제작한다
제작한 TTL NAND의 특성을 측정하여 문제가 없다는 것 을 알았으므로 다음 장에서 사용할 TTL NAND를 다수 제작 해 둔다.
그림 20을 살펴보기 바란다.
이것은 표준 TTL NAND가 4개 들어있는 SN7400의 핀 배치이다. 이번에는 이 SN7400 과 같은 핀 배치로 TTL NAND가 4개 들어간 모듈을 제작했 다. 회로를 그림 21에 나타낸다.
또 제작한 모듈의 외관을 사진 3에 나타낸다.
이 모듈을 사용할 때에는 자유자재로 구부릴 수 있는 IC 소 켓을 사용한다. 따라서 이 모듈에 사용하는 핀은 이 IC 소켓 에 사용되는 핀으로 했다.
이번에는 이 모듈을 2개 제작했다. 그 중 1개에 3입력 NAND를 넣고 있다. 다음 장에서는 이러한 NAND를 사 용하는데, 3 입력 NAND 1개가 필요하게 되기 때문이다. 그림 21에서는 점선으로 나타내고 있다. 핀 번호는 0으로 했다.
