-
대표적인 일렉트로닉스 회로-파워 회로Electron 2015. 5. 19. 16:19
마직막회
대표적인
일렉트로닉스 회로
전자회로의 숫자는 엄청나다. 새로운 것을 직접 설계하지 않아도 용도나 분야에 따라 선택해서 사용할 수 있는 회로가 많다. 그러한 회로에는 구하기 쉽고 가격도 적당한 베스트셀러 디바이스가 사용되고 있다. 대표적인 것을 모르면 독선적으로 이상한 회로를 고안하여 설계하게 될지도 모른다. 이와 관련, 본지에서는 다양한 분야의 대표적인 실용 회로를 모아 그 목적과 용도에 따른 활용 예를 연재로 살펴본다.
각종게이트드라이버, 초음파발진기용VCO 등
파워 회로
1 파워 MOSFET 임계값 전압의 간이측정법
파워 MOSFET를 병렬 접속하는 경우, 각각의 특성을 갖 출 필요가 있다. 실용적으로는 임계값 전압을 선별하는 것만 으로도 충분히 높은 신뢰성이 얻어진다. 임계값 전압의 규정 은 메이커에 따라 다르며 VDS=10V, ID=1mA에서 펄스를 측정하는 것이 일반적인 것 같다.
그림 1은 파워 MOSFET의 임계값 전압을 간단히 측정하 는 회로이다. 측정 시는 VDS=VGS, ID≒1mA로 되며 자기 발 열은 거의 없기 때문에 펄스 신호에서 측정할 필요는 없다. 방열기 위에 나열하여 측정할 수 있는 지그를 준비하면 소 자의 온도를 균일하게 유지하므로 높은 정밀도로 선별할 수 있다.
2 직류전원 라인의 ON/OFF 스위치 회로
그림 2는 입력전압이 +6∼+14V이고 부하전류 10A를 개 폐할 수 있는 회로이다. 최저 입력전압은 사용하는 파워 MOSFET의 게이트 임계값 전압 VGS(th)로 결정한다.
있다.
Tr2에 흐르는 컬렉터 전류 IC는 요구되는 스위칭 속도를 고 려하여 결정한다. P채널 파워 MOSFET를 사용하면 IC를 작 게 할 수 있고 게이트 저항값을 높일 수 있으므로 소비전류를 낮게 억제할 수 있다. 턴 온 속도가 빠르면 큰 드레인 전류가 흐른다. 상태가 나쁜 경우에는 Tr1의 게인-소스 사이에 콘덴 서를 부가한다.
3 최대 온 듀티 90%의 게이트 드라이브 회로
그림 3은 온 듀티를 0%에서 90%까지 광범위하게 가변할 수 있는 절연형 게이트 드라이브 회로이다. 콘덴서 결합회로 와 클램프 다이오드 D1이 포인트이다. 펄스 트랜스 2차 측 신 호가 정(+)일 때는 콘덴서 C2, 다이오드D2, D3가 도통하여 파워 MOSFET의 게이트가 ON한다. 2차 측 신호가 부(-) 일 때는 D1에 의해 D2와 D3가 개방되고 Tr1의 컬렉터-이미터 사이가 도통하여 게이트 전하가 순간적으로 방전된다. 이 동 작은 턴 오프 지연시간을 단축한다.
4 노이즈에 강하고 확실하게 동작하는 절연형 게이트 드라이브 회로
AC 라인을 직접 정류, 평활하는 라인 오퍼레이트 회로에서 는 종종 입출력의 절연이 요구된다. 그림 4는 TL494나 UC3825 등 2상 출력을 지닌 스위칭 전원제어 IC의 출력으 로, 하프 브리지 출력회로를 절연하여 구동하는 회로이다.
펄스 트랜스를 사용하는 메리트는 노이즈에 강하다는 것이 다. 대전력 스위칭 회로에서도 확실하게 동작한다. 동작은 포 워드 컨버터와 같으므로 온 듀티의 가변범위는 0∼45%이다.
파워 MOSFET의 스위칭 특성은 게이트 드라이브 능력에 의존한다. 이 회로는 PNP 트랜지스터를 사용하여 게이트-소 스간 축적전하를 급속하게 방전, 턴 오프 지연시간을 단축하 고 있다.
5 리셋 IC를 사용한 멀티 출력전압의 과전류 래치 회로
그림 5는 멀티 출력 전원회로에 있어서, 어떠한 출력이 과 전류보호(OCP : Over Current Protection) 동작에 의해 전 압이 저하되었을 때 포토커플러 PC1을 OFF하여 1차 측 제 어용 PWM IC를 정지시키는 회로이다.
이 회로를 적용할 수 있는 1차 측 제어용 PWM IC는 과전 압보호(OVP : Over Voltage Protection) 등의 래치 단자가 있어 정(+)입력에서 동작을 정지하는 타입의 일반적인 것이 다. 각 출력전압을 분할하는 저항(R6∼R9)의 각 중점전압은 IC1의 2번 핀 임계값 전압 1.25V보다 10%∼20% 높아지도 록 설정한다.
6 파워 MOSFET, IGBT를 안전하게 구동하는 회로
그림 6은 5V의 로직 출력을 12V로 증폭하여 파워 MOSFET를 구동하는 회로이다. 어떠한 원인으로 Tr3가 파괴되면 대부분은 게이트 산화막까지 파괴되어 드레인과 게이트가 쇼 트 상태로 된다. 그림 가운데의 화살표는 이 때 흐르는 전류의 경로이다. R5의 소손에 그치지 않고 마이크로컴퓨터까지 파급 되는 경우가 있다. 이렇게 되면 마이크로컴퓨터에 어떠한 얼 람 처리용 프로그램이 내장되어 있어도 실행되지 않는다.
그림 7은 포토커플러와 다이오드를 사용하여 파워 소자 파 괴에서 제어회로를 보호하는 회로이다. Tr3가 파괴되어도 큰 일이 발생하지 않는 한 PC1의 LED 측 회로에는 영향을 미치 지 않는다. 또 D1에서 전원으로 유입되는 것도 저지하고 있 다. TLP351은 파워 MOSFET의 드라이브용으로 만들어져 있으므로 FET에 직접 접속된다.
7 초음파 발진기용 주파수 자동 추적방식 VCO 회로
그림 8은 스위칭 전원용 IC MC34025P를 사용하여 실현 한 VCO이며 초음파 발진기에 사용되는 주파수 자동 추적방 식의 VCO에 이용할 수 있다. 초음파 발진기의 출력회로는 하프 브리지 회로가 많으므로 전원 IC는 2상 출력 타입을 사 용하고 있다.
MC34025P는 약 15kHz∼50kHz의 넓은 범위에서 발진 주파수를 변화시킬 수 있다. 중심 주파수 f0는 VR1과 VR2에 서 설정한다. VR3에서 푸시풀 스위칭 회로가 동시에 ON되지 않도록 듀티비(데드 타임)를 설정한다.
8 부트스트랩 회로에서 확실하게 기동하는 하이 사이드 드라이버
그림 9는 포토커플러를 사용한 하이 사이드 드라이버이다. 일반적으로 허브 브리지, 풀 브리지 등 D급 출력단의 하이 사 이드 트랜지스터는 0V 기준으로 진폭하는 PWM 컨트롤러의 출력신호를 레벨 시프트한 신호로 구동할 필요가 있다. 파워 MOSFET Tr1이 OFF하고 Tr2가 ON하면 점 ⓐ의 전 위가 0V로 된다. 그러면 280V 라인에서 R1과 D1을 통해 C1 으로 에너지가 축적된다. 이 에너지는 TLP250이 Tr1을 구동 하기 위한 에너지로 이용할 수 있다.
C1의 용량은 Tr1의 게이트 용량 Ciss와 스위칭 주파수로 결 정한다. 부트스트랩 회로를 소형으로 하는 데에는 필요최소 한의 값(10μ∼47㎌)으로 설정한다.
TLP250은 내압 2,500V, 스위칭 속도 0.15㎲, 출력전류 ±0.4A(최대 ±1.5A)로, 파워 MOSFET를 구동하는 데에는 충분한 제원이다. 그러나 이 IC는 기동 시 큰 전류를 필요로 한다. 그림 10과 같이 VCC=3V 부근에서 약 20mA의 전류를 받아들인다. C1이 전류를 공급할 수 없을 경우 포토커플러는 기동에 실패한다. 사진 1에 나타난 것은 TLP250을 실제 동 작시켜 측정한 전원전압-소비전류 특성이다.
이 문제를 해결하는 것이 스피드업 콘덴서 C2이다. C2의 용 량은 다음과 같은 식으로 구한다.
Q=CV=10㎌×3V.C2×140V
C2≒0.21㎌
최근 TLP351(도시바)이라는 신제품이 발표된 것 같은데, 이 기동 시의 문제는 개선된 것일까?
또한 D2는 최대전압을 억제하여 Tr1의 게이트 내압 초과를 방지하고 있다.
9 바이폴러 2상 마이크로스텝 드라이버
그림 11은 일반적인 하프 브리지 드라이버 IC를 2개 사용 한 2상 마이크로스텝 드라이버이다. 그림 12에 나타난 시퀀 스의 전류제어 신호를 입력함으로써 Quater(1/4) 마이크로 스텝 드라이브를 실현할 수 있다. 스텝각의 세분화에 의한 모 터의 회전신호 억제가 가능해진다.
PhaseA 신호와 PhaseB 신호는 A상과 B상의 권선전류 방 향을 제어한다. H 레벨로 MA 단자에서 MB 단자로 흐른다. I0A 신호와 I1B 신호는 A상과 B상 권선전류의 전류값을 제어 한다.
드라이버 IC는 스위칭 동작을 실행하고 있기 때문에 프린 트 패턴에 따라서는 전자 결합하거나 용량 결합에 의해 노이 즈가 발생하는 경우가 있다. 노이즈에 의한 간섭을 적게 하려 면 그림에서 굵은 선으로 나타난 배선을 매우 굵고 짧게 레이 아웃한다.
또 파워 그라운드와 신호 그라운드는 분리시켜 한 점에서 접속해야 한다.
10 초음파 발진기용 스위칭 출력회로
그림 13에 나타난 것은 초음파 발진기 등에 응용되는 하프 브리지의 스위칭 회로이다. VDD용 전원은 AC 라인을 정류, 평활하여 얻는 경우가 많으므로 드라이브 측과 출력 측을 트 랜스로 절연하고 있다.
게이트 드라이브 신호의 온 듀티는 약 45%이다. 게이트 전 압 VGS는 약 10Vpeak이다.
PNP 트랜지스터 Tr3, Tr4를 사용하여 게이트에 차지된 전 하를 OFF 시 고속으로 방전한다. 파워 MOSFET의 게이트 저항은 22∼51Ω 정도, 스너버 저항은 100Ω, 콘덴서는 1,000p∼2,200pF이다. 단전원에서 동작시키기 때문에 출력 트랜스의 중점전위는 5.1㏀, 2W의 저항과 125V, 4.7㎌의 콘덴서로 만든다.
하프 브리지 출력회로에는 CT(전류 센서)를 삽입하여 과 대한 전류를 검출했을 때에는 발진동작을 정지시킨다. 부하저항값이 불안할 때에도 대응할 수 있도록 출력 트랜 스의 1차 측은 직렬 또는 병렬접속, 2차 측은 권수비를 1 : 0.7 및 1 : 1.4(전력에서 2배)로 하고 있다.
잡음발생회로, 이완발진회로, 고속펄스드라이버등
계측 회로
1 범용 OP 앰프와 작은 부품으로 확실하게 발진하는 정현파 발진기
그림 1은 윙 브리지 방식의 정현파 발진기이다. R1=R2= Rf, C1=C2=Cf로 하면 발진주파수 f0는 다음과 같은 식으로 결정된다.
f0=1/(2πRfCf)
클립 방식으로 진폭을 안정화하고 있기 때문에 변형은 약 간 많지만 10Hz 이하의 저주파로 전환해도 단시간에 진폭이 안정된다.
그림의 상수로 VR1을 조정하고 출력전압을 5VRMS로 설정 하면 C1과 C2만 변경함으로써 10Hz∼100kHz까지 0.7∼ 0.9%의 변형률이 얻어졌다. 출력전압을 3VRMS 정도로 조정 하면 0.1%의 변형률로 된다. 그러나 온도변화 등에 의해 발 진이 정지될 위험이 있다.
C1과 C2를 전환하여 주파수를 가변하는 경우에는 C1과 C2 용량의 상대오차가 작은 것을 선택하도록 한다. 사진 1은 1kHz의 발진파형과 변형 성분이다. 변형률계의 판독값은 0.75%였다.
2 고속 A-D 컨버터용 차동 프리앰프
최근 대부분의 고속 A-D 컨버터의 입력형식은 차동형이 다. 싱글 엔드의 프리앰프로 구동하는 것도 가능하지만 변형 등의 다이내믹 특성을 얻기 위해서는 차동신호를 입력하는 쪽이 바람직한 특성을 얻을 수 있다. 그림 2는 분해능 12비트 변환속도 25MSPS인 A-D 컨버터 AD9225의 차동 프리앰프 이다. 코먼 모드 전압은 2V이다. AD8058은 듀얼 고속 OP 앰프이다. 0V를 중심으로 흔들 리는 ±1V의 바이폴러 신호를, 2V를 중심으로 한 신호에 레 벨 시프트한다. AD9225의 정(+)입력단자(VINA)에는 2V± 1V의 신호가, 부(+)입력단자(VINB)에는 2V.1V의 차동신 호가 입력된다. 이 프리앰프는 트랜스를 사용한 AC 커플링 앰프와는 달리 직류신호까지 다룰 수 있다. 33Ω과 100pF의 LPF는 노이즈 제거와 A-D 컨버터 내의 입력단에서 발생하는 스위칭 트랜 젠트를 흡수한다.
3 10Hz∼100kHz의 화이트 노이즈 & 핑크 노이즈 발생회로
그림 3은 10Hz∼100kHz까지 주파수 특성이 평탄한 화이 트 노이즈와 -3dB/oct.의 스펙트럼을 가진 핑크 노이즈를 발생시키는 잡음발생기이다. 백색은 모든 색이 균일하게 혼 합되어 발생한다. 전기신호에서도 마찬가지로 모든 주파수 성분이 균일하게 포함된 잡음원을 화이트 노이즈(백색잡음) 라 부르고 있다.
이 화이트 노이즈를 시료에 추가하여 나오게 된 신호의 주 파수 스펙트럼을 계측하면 시료의 전달 특성이 구해진다. 기 계계를 포함한 피계측체인 경우, 정현파로 소인하면 특정 주 파수로 공진하여 시료가 파괴될 우려가 있으므로 이러한 경 우에는 일반적으로 화이트 노이즈가 사용된다.
음향계측 등에서도 잡음신호가 사용된다. 스피커 등을 포 함하는 피계측체인 경우에는 화이트 노이즈를 사용하면 고역 에 파워가 바이어스 돼버린다.
예를 들어 300Hz와 3kHz의 크로스 오버 주파수를 가진 스피커를 30Hz∼30kHz의 대역에서 구동했다고 하자. 저음 대역은 30Hz∼300Hz이므로 270Hz, 고음 대역은 3kHZ∼ 30kHz이므로 27kHz이다.
저음에 비해 고음은 100배의 대역폭을 갖고 있으므로 전압 에서는 10배, 전력에서는 100배까지 된다. 때문에 어떤 레벨 에서는 웨이퍼 성분이 부족하여 레벨을 올리면 트위터가 손 상되는 상태불량이 발생한다.
이것을 해소하기 위해 사용되는 것이 -3dB/oct이며 고역 레벨을 내려 저음과 고음의 에너지 밀도가 같은 정도로 되는 핑크 노이즈이다. 제너 다이오드 RD7.5EB2(D1)에서 약 100nV/ Hz의 잡음밀도를 가진 화이트 노이즈가 발생한다. 이 잡음을 10,000배 증폭하여 1mV/ Hz의 화이트 노이즈로 서 출력한다. IC2a에서 -3dB/oct.의 이퀄라이저를 구성, 핑 크 노이즈를 생성하고 있다. IC2b는 믹싱 회로에서 J1으로부 터 입력된 신호에 잡음을 중첩시킬 수 있다. 잡음 레벨은 VR1 에서 조정한다.
4 직류전압으로 주파수 제어가 가능한 우수한 직선성의 이완 발진기
그림 4는 C1에 흐르는 전류를 제어하여 3각파를 발진시키 는 이완 발진기(Relaxation Oscillator)이다. 3각파를 정현파 로 변환하면 아날로그 펑크션 제너레이터가 된다.
IC1a와 Tr1의 회로는 입력전압을 전류로 변환하는 V-I 컨버 터이다. R1에 흐르는 전류와 Tr1의 컬렉터에서 출력되는 전류 가 거의 같아진다. R2=R3=R4이고 더욱이 IC1b의 정부(+, -) 입력 전위가 거의 같으므로 Tr1의 컬렉터 전류와 Tr3, Tr4 의 컬렉터 전류가 같은 값으로 된다. R3=VR2+R5로 조정하 면 TR2의 컬렉터 전류도 같은 값으로 된다.
IC1b와 IC2a에는 입출력 레일 투 레일 OP 앰프를 사용하지 않을 경우 정전류회로로서 정상적으로 동작하지 않는다. 여 기서는 고정밀도 입출력 레일 투 레일의 OP284를 사용했다.
IC3a도 입출력 레일 투 레일 OP 앰프로 정귀환을 걸고 있다. 출력은 정 또는 부의 전원전압에 거의 같은 값으로 포화된다. IC3a의 출력이 정으로 포화되고 있다고 하면 IC2b의 부입력 은 거의 0V이므로 D3, D4가 ON되고 D2, D5가 OFF된다.
Tr2의 컬렉터 전류는 IC2b의 부입력으로 유입되고 C1에도 같 은 값의 전류가 흘러 IC2b의 출력은 부방향으로 변화돼 간다. IC3a의 출력은 +5V이므로,
2(VR1+R7)=R8
로 조정하면 IC2b의 출력이 -2.5V 이하로 됐을 때 IC3a의 부입력이 0V보다 낮아져 IC3a의 출력은 -5V로 급격히 저하 된다. 그러면 D2와 D5가 ON, D3와 D4가 OFF되고 이번에는 IC2b의 부입력에서 Tr4의 컬렉터에 전류가 흘러 IC2b의 출력 은 정방향으로 변화돼 간다. 이 동작을 반복함으로써 IC2b의 출력에서는 3각파가, IC3a의 출력에서는 방형파가 발생한다. VR1은 IC2b의 출력이 ±2.5V로 되도록 조정한다. VR2는 3 각파의 슬로프가 같아지도록 조정한다. 이 회로상수에서 3디 케이드의 발진 주파수범위가 얻어진다.
적분기(IC2) 3각 출력의 변화속도는 C1에 흐르는 전류를 Ii 로 하면 Ii/C1[V/s]로 된다. 사진 2에 나타난 것은 입력전압 이 10V일 때의 IC3a와 IC2b의 출력파형이다.
입력전압이 10V일 때는 Tr2와 Tr4에 흐르는 전류가 5mA 이므로 IC2b 출력파형의 변화속도가 5V/ms로 되고 있다. 이 회로의 최고주파수는 IC3a의 스루 레이트로 제한된다. 보다 높은 주파수가 필요한 경우에는 IC3a를 고스루 레이트의 OP 앰프로 변경한다.
5 프로그래머블 고속 펄스 드라이버
계측기, 테스트 회로, 에징 장치 등에서는 디지털 신호를 공급하기 위해 H 레벨과 L 레벨의 진폭을 프로그램할 수 있 는 고속 펄스 발생회로가 필요한 경우가 있다. 1. 출력 레인지 ±12V의 고속 펄스 드라이버 그림 5는 0∼5V의 펄스 신호를 고속 클램프 앰프 AD8037(IC1)에서 상승이 빠른 ±1.2V의 펄스로 다시 만들 고 출력 버퍼 AD811(IC2)에서 5배 증폭하여 최대 ±12V의 고속 펄스 출력을 얻는 모습을 나타낸 것이다. 최고 스루 레 이트는 2,500V/㎲이다. 0∼5V로 진폭하는 펄스 신호를 R1과 R2에 의해 감쇠시킨 다. 또 0V 중심으로 접촉되도록 레벨 시프트한다. IC1의 입력 레인지는 1.2V 이하로 제한된다. IC1의 게인은 2배이다. IC1의 출력신호는 VH 단자와 VL 단 자에 입력하는 직류전압에 의해 클램프된다. VH 단자와 VL 단자에 입력하는 직류전압은 D-A 컨버터 등을 사용한 프로 그래머블 전원에서 공급한다. IC2의 출력에 스트립 라인이나 동축케이블을 접속하는 경 우, 출력저항을 부가하여 특성 임피던스에 맞춘다. 고속회로 이므로 배선은 최단으로 하여 커플링을 충분히 실시한다. 2. 출력 레인지 -2∼+6V의 전용 IC에 의한 고속 펄스 드라이버 그림 6의 회로는 전용 IC AD53500을 사용한 예이다. 그 림 5보다 고속이며 타이밍 정밀도가 높은 애플리케이션용 회 로이다. 출력 레인지는 -2V에서 +6V이며 VH와 VL 입력에 의해 진폭을 설정한다. 내부의 H/L 스위치는 ECL, CMOS, TTL의 차동신호로 전환한다. 싱글 엔드 신호를 입력하는 경우에는 2개 있는 차 동 입력단자(12번과 13번) 중 어느 것을 입력신호의 중점전 위에 접속한다. INH 단자는 출력 하이 임피던스 전환입력이 다. 출력 임피던스는 2.5Ω이다. AD53500은 3V 진폭에서 2.5ns의 상승시간으로 동작한 다. 용량성 부하에도 강하여 1,000pF의 부하를 접속해도 안 전하게 동작한다. C3, C4는 상승과 하강 시 필요한 다이내믹 전류를 공급하는 바이패스 콘덴서이다. 칩 세라믹을 디바이 스 근처에 접속한다.
6 게인을 1배에서 1,000배까지 가변할 수 있는 고정밀도 저노이즈 앰프
A-D 변환이 필요한 아날로그 입력시스템에서는 미소신호 를 A-D 컨버터의 입력 레인지에 맞도록 증폭해야 한다. 이러 한 용도에서는 게인을 프로그램할 수 있는 앰프가 편리하다. 그림 7은 게인을 1배에서 1,000배까지 가변할 수 있는 증 폭회로이다. 게인은 고정밀도 CMOS 스위치 ADG412에 의 한 저항 네트워크에 의해 약 10배씩 전환한다. 실제의 게인은 1배, 10.0009배, 100.099배, 101,009배로 된다. 노이즈는 매우 낮아 1,000배의 게인에서 1kHz 대역의 노이즈는 1.65nV/ Hz이다. 스위치는 브레이크 비포 메이크(Break-Before-Make)로 전환한다. 전환 시에는 피드백 루프가 일순 끊어져 앰프 출력 이 차단된다. 그래서 20pF의 콘덴서를 3번 핀과 6번 핀 사이 에 삽입하고 있다. 오차요인으로서 스위치의 온 저항에 흐르 는 앰프의 바이어스 전류에 의한 오프셋 증가가 예상된다. ADG412의 온 저항은 35Ω이기 때문에 AD797의 0.9㎂의 바이어스 전류에서 최대 31.5㎶의 오프셋이 발생한다. 앰프나 스위치의 조합을 바꿀 수도 있지만 사용조건과 필 요한 성능에 맞춰 부품을 선택하기 바란다. 실제로는 회로의 정밀도와 온도 특성이 저항의 정밀도로 결정되어 동상 레인 지나 오프셋 바이어스 전류 등의 입력 정밀도는 OP 앰프의 성능으로 결정된다.
7 양호한 차단특성의 오픈 루프극(極) 방식에 의한 액티브 필터
1. 회로의 개요 그림 8은 통과대역 리플이 0.2dB이고 5차 체브세프 로우 패스 필터이다. 차단주파수는 그림 9와 같이 10MHz이다.
이 필터의 특징은 신호의 전달경로에 배치된 저항과 콘덴서 로 형성된 필터의 극이 귀환 루프에 들어있지 않다는 점이다.
신호는 IC1 내부에 있는 양방향성 트랜지스터의 베이스에 서 컬렉터로, 그리고 2차 극을 통과한 후 일방통행으로 IC2의 베이스에서 컬렉터로 전달된다. 이 구성은 후술하는 이유에 의해 차단영역에서의 감쇠율을 클로즈드 루프 설계보다 높게 유지할 수 있으므로 고주파용 필터에서 위력을 발휘한다.
또 고차의 체브세프는 절단이 양호하므로 A-D 컨버터의 안티 에일리어싱 필터에 적합하며 화이트 노이즈 등을 효율 적으로 제거할 수 있다. 단, 신호가 펄스 파형인 경우에는 버 터워스나 베셀 등에 비해 오버슈트가 크고 세트링 시간도 길 어 부적합하다.
2. OPA660의 개요
IC1과 IC2의 OPA660은 전류귀환형 앰프의 전단 앰프와 후단의 버퍼단을 억지로 분리하여 응용상의 자유도를 높인 것이다.
입력단에 있는 양방향성 트랜지스터는 OP 앰프의 입출력 을 트랜지스터 기능으로 생각한 것이다. OP 앰프의 반전입력 은 베이스, 비반전입력은 이미터, 본래의 버퍼에 내부 접속되 는 출력은 컬렉터로 인출되고 있다.
이 트랜지스터는 VBE=0V, VCE=0V로 동작하고 컬렉터 전류가 양방향이라는 이상적인 것으로 취급된다. 이 회로에 서는 트랜지스터를 이미터 귀환에서 사용하고 있다. 통과대 역에서의 게인은 1이다.
3. 오픈 루프극 방식에 의한 액티브 필터는 고역에서 도 감쇠율이 양호
예를 들어 칩 상의 앰프가 1GHz의 게인 대역폭을 갖고 있 다하더라도 본딩 배선을 포함한 패키지의 리드 인덕턴스가 10nH라면 500MHz에서의 임피던스는 31Ω이나 된다. 이 임피던스는 버퍼 출력에도 직렬로 기생하여 출력 임피던스를 증가시키는 요인이 된다.
클로즈드 루프극 방식의 액티브 필터는 이 직렬 임피던스 를 포함하여 극이 구성되기 때문에 필터 밸런스가 붕괴되어 그림 9에 나타난 점선의 특성과 같이 차단영역에서 감쇠율이 악화된다.
오픈 루프극 방식에서는 버퍼의 출력 임피던스가 직접 필 터의 구성요소로는 되지 않으므로 고역에서도 높은 감쇠율을 유지할 수 있다.
4. 차단 주파수 변경
차단 주파수는 표 1의 설계식을 사용하여 변경하기 바란 다. 임의의 주파수 fg를 대입함으로써 각 극의 τ[s]를 구한다. 다음에 τ와 미리 설정한 각 콘덴서의 비에서 각 저항값을 구 한다.
보다 상세한 설계식은 텍사스인스트루먼트사의 홈페이지 (http://www-s.ti.com/sc/psheets/sboa050/sboa50.pdf) 에 있는 애플리케이션 노트에서 구할 수 있다.
IC1과 IC2로 구성하는 2차 필터의 허수극쌍 Q는 각각 Q2≒ 1, Q3≒3.7이다. 신호가 클립하여 변형되지 않도록 Q가 낮은 순서로 나열되었다. 회로에의 최대 입력전압도 1Vp-p 이내로 억제하기 바란다. 프린트 패턴 상에서 기생용량이 최소가 되 도록 고려하기 바란다. 정확한 차단 주파수를 얻기 위해서는 프린트 기판이 완성된 다음에 C2∼C5를 조정해야 한다.[출처] 대표적인일렉트로닉스 회로[파워 회로, 계측 회로] |작성자 맥가이심
출처: http://www.icbanq.com/elecinfo_net_new/Elec_TechInfo_Main.aspx
'Electron' 카테고리의 다른 글
파워디바이스활용입문-2. 파워 MOSFET의 구조 및 응용분야 (0) 2015.05.19 파워디바이스활용입문-1. 파워다이오드의 기본특성및선정 (0) 2015.05.19 대표적인 일렉트로닉스 회로-옵토 & 포토 IC 응용회로 (0) 2015.05.19 대표적인 일렉트로닉스 회로-전원 회로 (0) 2015.05.19 대표적인 일렉트로닉스 회로-고주파 회로 (0) 2015.05.19