저항 부가를 이용한 프린트 배선판 전원층에서의 방사 잡음 저감기술

저항 부가를 이용한 프린트 배선판 전원층에서의 방사 잡음 저감기술

 

저항 부가를 이용한 프린트 배선판 전원층에서의 방사 잡음 저감기술

 

회로기판에서 고속 LSI가 동작하게 되면서 전원층과 GND층 사이에 커다란 전위 변동이 발생해 회로기판에서 방사되는 잡음이 주요 문제로 지적되고 있다. 이러한 방사 잡음을 줄이는 방법으로는 콘덴서를 부가하는 방법과 전자 흡수체를 사용하는 방법이 일반적으로 검토되고 있다.

여기서는 이에 대응해 전원층에서 발생하는 잡음 정재파를 억제해 방사 잡음을 줄이는 방법을 살펴봤다.

 

Shinichi SASAKI Graduate School of Science and Engineering, Saga University

 

서론

 

정보화 사회의 급속한 진전으로 정보 기기를 구성하는 LSI는 대규모화되고 있으며, 그 동작속도는 GHz 오더로 진행되고 있다. 이에 따라 회로기판에서는 고밀도 실장이 요구되고 있으며 기판 내의 전원조건은 더욱 엄격해지고 있다.

이와 더불어 회로기판 내에서 고속 LSI가 동작하게 되면서 전원층과 GND층 사이에 커다란 전위 변동이 생겨 회로기판에서 방사되는 잡음이 주요 문제로 지적되고 있다. 현재 이 같은 방사 잡음을 줄이는 방법으로는 일반적으로 콘덴서를 부가하는 방법과 전자(電磁) 흡수체를 사용하는 방법이 검토되고있다.

이러한 배경을 바탕으로 본 연구에서는 전원층에서 발생하는 잡음 정재파를 억제해 방사 잡음을 줄이는 방법을 검토했다. 이를 위해 기판 주변부에 저항을 부가해 기판단에서 정합을 실시함으로써 발생한 잡음 에너지를 흡수하는 방법을 제안하고, 그 유효성을 시뮬레이션과 측정을 통해 평가했다.

 

방사 잡음을 줄이는 방법

 

일반적으로 탑재된 디바이스의 스위칭 동작으로 인해 발생하는 전원선의 전위 변동(잡음)을 줄이기 위해서는 디바이스 부근의 전원선 사이에 디커플링 콘덴서를 부가하는 방법이 적용되고 있다.

그러나 이 방법을 이용할 경우 부가 콘덴서와 전원선의 인덕터 성분이 진동잡음(파)을 발생시키는 요인이 된다.

 

 

이를 고려해 콘덴서를 적절히 배치하면 그림 1에 나타내는 바와 같이 잡음 주파수를 고주파 영역으로 이동시켜 기판 내의 회로에 미치는 영향을 줄일 수 있다.¹⁾ 그러나 이러한 방법은 방사 잡음 에너지를 줄이는 데 충분한 효과를 발휘하지는 못한다.

따라서 이에 대응한 방사 잡음 에너지를 감쇠시키는 방법으로는 전자흡수 시트를 기판 내층에 내장하거나 기판 상부에 설치하는 방법^2),3)이 검토되고 있다. 이때 발생한 방사 잡음 에너지는 기판단에서 일어나는 반사를 없애고 정재파 발생을 억제하는 동시에 발생한 잡음 에너지를 감소시킴으로써 제한이 가능한 것으로 확인됐다.

 

 

여기서는 그림 2에 나타내는 바와 같이 기판단에 정합종단용 저항을 부가해 잡음 에너지를 흡수하는 방법을 제안하고 검토를 실시했다. 이처럼 저항을 전원층 사이에 부가할 때에는 전원의 직류성분 컷용 콘덴서도 직렬로 삽입할 필요가 있다.

 

저항 부가 방법^4)∼8)

 

 

기판단에 저항을 부가하는 방법으로는 그림 3에 나타낸 것과 같이 콘덴서와 저항으로 이루어진 복합칩 부품을 탑재하거나 매입하는 방법 그리고 시트 형태의 저항 부품을 삽입하는 방법을 고려할 수 있다.

칩 부품을 기판에 매입하는 예를 그림 3(a)에 나타낸다. 이 경우 상하 전원층을 관통하는 스루홀에 복합칩 부품을 삽입하고 칩 전극을 상면과 하면의 전원층에 솔더 접속하는 과정이 실시됐다.

또한 시트 형태의 저항 예는 그림 3(b)에서 살펴볼 수 있다. 이것은 폴리이미드 필름 한쪽 면에 저항막을 형성하고 필름면을 기판측으로 해서 기판단부를 끼우는 구조로 형성됐으며, 폴리이미드 필름을 개재함으로써 직류 컷용 콘덴서를 실현할 수 있도록 제작됐다. 칩 부품의 경우엔 일정 간격에서만 종단되지만 시트 형태의 저항일 경우에는 기판단 측면에 저항을 고르게 부가함으로써 정합 종단이 가능하다.

 

3차원 전자계 해석 평가^5)∼8)

 

1. 해석모델

 

 

평가에 사용한 전자계 해석모델을 그림 4에 나타낸다. 여기서는 100mm각(角)의 글라스에폭시 양면 기판을 가정해 절연층을 전원 Vcc층과 전원 GND층에 끼워 넣은 구조를 제작했다. 이 경우 절연층 재질인 글라스에폭시의 비유전율은 4.8, 전원층 재질인 구리의 전도율은 5.8×10⁷S/m으로 설정했으며, 구리 두께는 35㎛, 절연층 두께는 1.6mm로 했다. 또한 해석공간은 가로 300mm, 안길이 300mm, 높이 200mm로 했다.

 

 

이때 부가된 저항의 해석모델을 그림 5에 나타낸다. 이 경우 칩 저항은 절연층 부분에 존재하는 1mm각 기둥 영역의 재질을 저항체로 변경해 구현했으며, 시트 형태의 저항은 절연층 선단부에 위치하는 1mm 폭 영역의 재질을 저항체로 변경해 실현했다.

또한 이 기판 중앙에 전원 잡음원으로 주파수 0.1∼10GHz의 고주파 신호원을 배치하고 기판에서 방사되는 가장 먼 쪽의 최대 전자계 강도를 시뮬레이션으로 해석했다. 이를 위해 해석공간의 경계조건은 방사경계로 설정했다.

이때 실제로 기판에 급전되는 전력을 P_in, 방사되는 전력의 최대 강도를 P_rad로 하면 방사 잡음값(Radiation Power)은 다음 식으로 구할 수 있다.

 

 

·P_in : 기판 입력 전력

·P_rad : 방사 최대 강도 [W/steradian]

여기서 급전되는 전력 P_in은 고주파 신호원의 출력 P_sig에서 반사전력 P_ref를 뺀 값을 적용했다. 그리고 방사 최대강도 P_rad[W/steradian]는 단위 입체각에 포함되는 에너지를 의미한다.

 

2. 저항 부가효과^5),6),8)

 

 

기판 주변부에 10mm 간격으로 22Ω의 칩 저항을 탑재한 경우와, 폭 1cm당 22Ω의 시트 형태 저항을 기판단 면에 부가했을 경우의 전류분포 산출 예를 그림 6에 나타낸다.

그림에서 잡음신호원의 주파수 2GHz를 살펴보면, 저항을 부가하지 않았을 경우엔 기판 중앙의 급전점 외에도 전류값이 높아진 곳이 늘어난 것을 관찰할 수 있다. 이는 중앙부에서 급전된 잡음신호가 기판단에서 반사를 반복해 전원층 내에서 정재파를 발생시켰기 때문이다.

이와 비교해 기판단의 전원층 사이에 저항을 부가한 칩 저항과 시트 형태 저항의 경우에는 급전점만 높고 그 이외의 곳은 전류값이 낮은 것으로 관측됐다. 이는 부가한 저항에 따라 잡음신호가 다르게 종단, 즉 흡수됨을 시사한다.

구체적으로 주파수 5GHz까지는 칩 저항과 시트 형태 저항의 차이로 인해 전류성분의 차이가 두드러지게 확인되지 않았다. 그러나 8GHz에 이르면 칩 저항의 경우에는 급전점 외에 도 전류밀도가 높아진 곳이 관찰됐다. 이는 10mm 간격으로 칩 저항 탑재에 의해 칩 저항간 기판단부에서 발생하는 반사파 영향에 기인한 것으로 판단된다.

 

 

그림 7은 기판단부에 저항을 부가했을 때의 방사 잡음에 대한 주파수 특성 예를 보여준다. 이 경우 칩 저항과 시트 형태 저항 모두 저항을 부가함으로써 방사 잡음이 줄어든 것으로 관측됐다. 특히 주파수 4GHz 부근까지는 칩 저항과 시트 형태 저항의 차이가 작아 저항이 나타나지 않은 것과 비교했을때, -10dB로 충분한 저감효과를 나타냈다.

그러나 4GHz보다 높은 주파수에서는 칩 저항의 경우 저감효과가 낮은 것으로 확인됐다. 또한 9GHz 이상의 높은 주파수에서는 저항 없음과 같은 정도의 방사 잡음이 측정됐다.

이에 반해 시트 형태 저항의 경우엔 10GHz로 주파수가 높더라도 저항 없음보다 수dB 낮아져 충분한 저감효과를 얻을 수 있는 것으로 확인했다.

 

3. 저항값의 영향^5),7),8)

 

지금까지 칩 저항은 부가 간격을 선로 폭으로 하고, 그 특성 임피던스와 동등한 저항을 적용해 평가를 실시해 왔다. 그리고 시트 형태 저항에 대해서는 폭 1cm 선로의 특성 임피던스와 동등한 22Ω을 부가한 경우에 대한 검토가 진행돼 왔다.

이와 비교해 여기서는 시트 형태 저항을 예로 들어 저항값이 방사 잡음 저감효과에 미치는 영향을 밝히기 위해, 저항값을 폭 1cm당 50Ω22Ω, 10Ω, 1Ω으로 설정한 경우를 살펴봤다.

 

 

이를 적용해 전원 Vcc층과 전원 GND층을 동일한 형상으로 제작한 기판에서 측정된 방사 잡음 산출 결과를 그림 8에 나타낸다. 그림에서 볼 수 있는 것처럼 모든 저항값에서 주파수와 방사 잡음 강도가 증가한 것으로 관측됐다.

특히 저항값이 50∼10Ω/cm 폭일 경우엔 주파수 3GHz 부근까지는 극이 보이지 않았지만 그 이상의 주파수에서는 22Ω/cm폭을 제외하고 극이 발생한 것으로 확인됐다.

이때 저항값의 대소를 비교하면, 저항값을 작게 할수록 극발생이 관찰되지만 방사 잡음 강도는 낮아지는 것을 알 수 있었다.

이는 Vcc층과 GND층의 형상이 동일해 Vcc층과 GND층을 흐르는 전류의 경로와 크기가 같으므로, 그 결과 기판 외부로 전자계가 누출되는 양이 줄어들기 때문인 것으로 판단된다.

 

 

그러나 그림 9에 나타내는 바와 같이 저항값이 작아지면 기판단에서의 반사로 인해 정재파의 발생이 증가했다. 따라서 각 전원층의 형상이 다른 기판일 경우에는 방사 잡음이 커질 가능성이 있다는 사실을 알 수 있었다.

 

 

그림 10에는 칩 저항의 저항값을 바꿔 실시한 결과를 나타낸다. 이때 칩 저항은 5mm 간격으로 탑재하기로 결정하고 22Ω과 44Ω을 각 변에 20개, 전체 80개를 탑재했다. 그 결과 44Ω칩 저항의 경우 1cm당 22Ω이 측정됐으며 22Ω칩 저항의 경우에는 그 절반에 해당하는 1cm당 11Ω이 측정됐다. 즉 칩저항의 경우도 1cm당 22Ω이 되는 44Ω칩 저항을 탑재한 쪽이 시트 형태 저항에 가까운 특성을 획득하는 것을 알 수 있었다. 이와 비교해 칩 저항에서 저항값이 22Ω시트 형태 저항보다 작으면, 주파수 6GHz 정도까지는 시트 형태 저항과 같은 추세를 보이다가 그 이후에는 44Ω칩 저항보다도 방사 잡음 강도가 작아지는 것으로 나타났다. 그러나 높은 주파수에서는 반대로 커지고 극도 관찰됐다.

이상과 같이 두께 1.6mm의 글라스에폭시 기판에서는 시트형태 저항의 경우 22Ω/cm 폭일 때 각 주파수에서 극, 즉 정재파를 적게 발생시키며, 칩 저항의 경우엔 1cm당 22Ω일 때 방사 잡음을 줄이는 데 효과적이라는 사실을 확인할 수 있었다.

 

4. 칩 탑재 간격의 영향^5)∼7)

 

앞서 설명한 그림 7에서 칩 저항을 부가할 경우, 주파수가 높아지면 시트 형태 저항에 비해 방사 잡음 저감효과가 작아지는 것으로 확인됐다. 따라서 여기서는 저항을 부가하는 간격이 저감효과에 어떠한 영향을 미치는지 살펴봤다.

 

 

칩 저항 부가 간격을 각각 25mm, 10mm, 3mm로 변화시켰을 경우의 방사 잡음 해석결과를 그림 11에 나타낸다. 이때 부가된 칩 저항값은 전송로 폭과 마주 보는 2선간의 특성 임피던스 값과 부가 간격을 동일하게 했다.

그 결과, 칩 저항을 25mm 간격 또는 10mm 간격으로 부가했을 경우에는 주파수가 높아질수록 접음 저감효과가 줄어든 반면, 칩 저항을 3mm 간격으로 부가했을 경우에는 잡음신호 주파수 영역 전반에 걸쳐 안정된 잡음 저감효과를 얻을 수 있었다.

이 결과를 토대로 칩 저항을 부가할 경우엔 간격을 조밀하게 설정해 저항 수를 늘리면 잡음 저감효과를 높일 수 있음을 알 수 있었다. 또한 저감효과 특성은 칩 저항 부가간격이 조밀할수록 시트 형태 저항에 가까워진다는 사실을 확인했다.

 

5. 칩 저항 탑재 위치의 영향⁹⁾

 

부가하는 칩 저항 개수를 줄일 목적으로 메시상 전원 패턴을 예로 들어, 부가위치가 방사 잡음 저감효과에 미치는 영향을 회로 시뮬레이터(H-Spice)를 이용해 평가했다.

 

 

여기에 사용된 2.5mm 격자의 메시 전원층을 가진 양면 프린트 배선판 모델을 그림 12에 나타낸다. 이를 위해 그림에 보이는 것처럼 Vcc 전원층 메시 패턴과 GND 전원층 메시 패턴을 마주 보는 평행 선로로 취급하고, 기판 전체를 분포정수 선로의 접속 모델을 이용해 해석했다.

이때 사용된 메시 격자는 40×40으로 전체 선단의 부가저항은 160개이다. 여기서는 비교를 위해 1/4에 해당하는 40개에 대해 (a) 균등하게, (b) 4코너는 조밀하고 나머지는 성글게 배치한 2개의 탑재 패턴을 제작해 평가를 실시했다.

 

 

이와 더불어 기판 중앙에 진폭 100mV, 주파수 2.36GHz의 잡음신호를 입력했을 경우의 전위분포 산출결과를 그림 13에 나타낸다. 이때 부가한 저항은 메시 전원층을 마주 보는 병행선로로 취급하고, 선간 특성 임피던스와 같은 28Ω으로 했다.

그 결과 그림 13(a)과 같이 균등 배치인 경우에는 부가하지 않은 0.9V에 비해 0.29V로 1/3 정도 줄어든 것으로 나타났다. 그러나 4코너 부분에서는 약간 커졌다.

이와 비교해 그림 13(b)에 나타낸 바와 같이 4코너부는 조밀하고 나머지는 성글게 배치한 경우에는 격자단 전체에서 합계 160개의 저항을 부가했을 때와 같은 정도(0.18V)로 저감을 실현할 수 있었다.

 

방사 전자파 측정에 의한 평가^4)∼8)

 

1. 평가 배선판

 

 

여기서는 3차원 전자계 해석에 의한 검증과 더불어 평가 기판을 사용한 방사 잡음을 측정함으로써 저항부가법의 유효성을 검토했다. 이때 사용한 평가용 기판의 개요를 그림 14(a)에 나타낸다. 이 경우 평가용 기판으로는 100mm각의 FR-4 양면 구리 부착 기판을 사용했으며, 전도체인 구리의 두께는 35㎛, 절연층인 글라스에폭시 층은 1.6mm로 설정했다.

또한 기판 중앙에는 잡음신호를 급전하기 위한 SMA 커넥터를 장착했다. 그리고 커넥터의 신호 단자를 겉의 도체층에, 그라운드 단자를 내부의 도체층에 솔더 접속시켰다.

칩 저항을 부가하는 방법으로는 우선 지름 0.9mm의 관통 구멍을 뚫은 후 그 구멍에 칩 저항(1608 사이즈)을 삽입하고, 칩 전극과 상하면의 도체층을 솔더 접속하는 방식을 적용했다. 이를 통해 도체층간(전원층간)에 저항을 쉽게 부가할 수 있었다. 그 완성된 평가기판을 그림 14(b)에 나타낸다.

 

2. 측정방법 및 결과

 

 

방사 잡음 측정 개요는 그림 15에서 관찰할 수 있다. 이를 위해 그림에 나타낸 바와 같이 간이 전파암실 내 높이 1.3m에 해당하는 지점에 평가기판을 고정하고, 혼 안테나(대역 1∼18GHz)를 1.8m 떨어진 위치에 배치했다. 이때 평가기판은 혼안테나에 대해 수직면이 되도록 설치했다.

이러한 상태에서 네트워크 애널라이저를 사용해 방사되는 전자잡음을 혼 안테나로 수신해 측정했다. 네트워크 애널라이저와 혼 안테나 사이에는 필요에 따라 앰프를 삽입했다.

 

 

기판 방향을 바꿨을 경우의 방사 잡음 강도를 측정한 결과는 그림 16에서 볼 수 있다. 그림에 나타낸 것처럼 어떤 방향에서든 저항을 부가하지 않은 기판에 비해 방사 잡음 강도를 줄일 수 있는 것으로 확인됐다.

특히 방향의 차이에 초점을 맞춰 비교하면, 1GHz 정도까지는 3방향(Vcc 전원층 면에 수직방향, GND 전원층 면에 수직방향, 기판단면 방향)에서 차이가 적은 것으로 나타났다. 또한 1GHz∼7GHz에서는 기판단면 방향이 다른 2방향에 비해 수치가 커지는 것으로 관측됐다.

하지만 그 이상의 주파수에서는 3방향에서 큰 차이가 없었으며, 이후에 실시한 측정에서는 Vcc 전원층의 수직방향으로 방사전계 강도가 나타났다.

 

 

칩 저항 부가간격을 각각 10mm, 3mm로 바꿨을 때 관측된 방사 잡음 저감효과 측정결과는 그림 17에 나타냈다. 이 경우 3차원 해석평가와 마찬가지로 부가한 칩 저항값은 부가간격을 전송로 폭으로 하여 산출했다.

검토 결과 칩 저항 3mm 간격에서는 입력 주파수 전역에서 저항 없음에 비해 약 10dB 정도 방사 잡음을 줄일 수 있었다. 반면 10mm 간격에서는 주파수 2GHz까지는 방사 잡음을 낮게 억제할 수 있지만 그 이상에서는 주파수에 따라 부가저항이 없는 기판과의 차이가 적은 것으로 나타났다.

이처럼 부가 간격으로 비교하면 3차원 전자계 해석과 마찬가지로 저저항 부가 간격이 좁아져 부가저항 수가 많을수록 방사 잡음 저감효과가 커지는 것으로 확인됐다.

 

결론

 

여기서는 기판 주변부 전원층 간 저항을 부가하는 방법을 제시하고, 3차원 전자계 해석 및 전자계 강도 측정을 검토했다.

그 결과 기판 주변에 골고루 부가할 수 있는 시트 형태의 저항 특성이 가장 우수한 것으로 나타났으며 부가 저항값에는 최적치가 존재함을 알 수 있었다. 또한 칩 저항을 부가할 경우 4코너에 조밀하게 부가하면 저항 수가 적어도 충분한 효과를 얻을 수 있음을 확인했다. 본 연구는 도쿄대학 대규모 집적시스템 설계교육연구센터(VDEC)를 통해 애질런트테크놀러지와 시놉시스의 협력으로 실시됐다. 

 

출처: http://www.hellot.co.kr/new_hellot/magazine/magazine_read.html?code=103&sub=001&idx=11229