고속화 시대의 계측·프로빙 입문(4) - 수십MHz의 디지털 신호를 정밀하게 측정하는 테크닉

고속화 시대의 계측·프로빙 입문(4) 디지털 신호 측정 테크닉

 

프로빙에 의한 파형 변화를 50Ω계 계측으로 억제한다
수십MHz의 디지털 신호를 정밀하게 측정하는 테크닉

이번 연재에서 할 수 있는 것
 

1. 수십MHz 디지털 신호를 오실로스코프로 계측한다 

이번에는 고속화되고 있는 디지털 신호를 오실로스코프로 적절하게 계측하는‘50Ω계에서의 계측 테크닉’을 소개한다. 클록 속도가 수십MHz 정도까지인 디지털 신호를 가능한 한 충실하게 계측할 수 있게 된다. 평소의 디버그, 문제 해결에 활용할 수 있을 것으로 생각된다. 이보다 더 고속인 디지털 신 호에 대해서는 다음 기회에 소개하기로 한다.

2. 패시브 프로브로 고속 디지털 신호를 바르게 관측할 수 있을까? 

그림 1(a)은 패시브 프로브를 이용하여 40MHz의 클록 라인 을 프로빙해 본 모습이다. 파형이 크게 변화한다는 것을 알 수 있다. 그렇지만 실제로는 흔히볼수있는파형일것이다. 이 파형은 과연‘인테그리티’가 높다고 할 수 있을까? 적어 도 여분의 용량이나 인덕턴스 성분이 프로브에는 있을 것이므 로 맞다고 예상할 수도 있을 것이다. 
그림 1(b)은 이번에 소개하는 테크닉을 이용하여 계측한 파 형이다. 파형의 모습이 놀라울 정도로 다르다.

패시브 프로브의 한계 

1. 복습 : 디지털 신호 프로빙의 기본 

디지털 신호의 파형을 충실하게 파악하려면 프로브를 어떻 게 다루어야(프로빙해야) 할까? 복습 차원에서 유의해야 할 점 을 다시 살펴본다.
① IC 입력 단자가 기준으로 하고 있는 그라운드 점(IC의 그 라운드 단자)에 그라운드 리드를 확실히 접속한다. 
② 오실로스코프의 그라운드 리드 자체도 인덕턴스를 갖고 있으므로 주의한다. 대신에 짧은 그라운드 핀을 사용하 여 계측계의 그라운드 경로에 있는 인덕턴스를 줄여서 계측한다. 
이것이 기본이지만, 이것만 지켜서는 패시브 프로브로 프로 빙해도 적절한 결과를 얻을 수 없다.

2. 패시브 프로브로는 수십MHz까지만 포착 가능 

지난 달에‘패시브 프로브에는 입력 용량, 부유 용량, 보정 용량이 있으며 프로브의 그라운드 리드도 인덕턴스를 갖고 있 다…’는 것을 설명했다. 이러한 용량이나 인덕턴스를 고려해 도 높은 주파수로 되면 계측 결과에 오차가 발생하게 된다. 그림 2는 여기서 사용한 패시브 프로브 P6139A의 입력 임 피던스 주파수 특성[취급설명서에 부속되어 있음. 참고문헌 (1)]을 나타낸 것이다. 
이와 같이 패시브 프로브는 수십MHz를 계측하는 것이 한 계이므로 높은 주파수 성분(정수 배의 고조파)을 가진 고속 디 지털 신호를 바르게 프로빙하는 것은 불가능하다.

패시브 프로브의 한계를 깨는‘50Ω계 계측 테크닉’ 

1. 특성 임피던스 50Ω계 계측의 포인트 

계측 인테그리티를 높이는 데 있어서 매우 중요한, 특성 임 피던스를 고려하여 계측하는‘50Ω계 계측’이라는 방법이 있 다. 특수하고 고가인 프로브를 특별히 구입하지 않고도 실현 할 수 있으므로 편리하다. 이외에도 액티브 프로브나 차동 프 로브를 이용하는 방법이 있지만 이들에 대해서는 다음 기회에 설명하기로 한다. 
그림 3은 50Ω계 계측의 전체 모습을 나타낸 것이다. 계측에 서 중요한 것은 다음과 같은 두 가지이다.

(1) 계 전체에서 50Ω을 유지한다! 

이 그림에서 가장 중요한 부분은 케이블 끝에서부터 오실로 스코프 입력까지 계측계 전체에 걸쳐 50Ω이라는 임피던스를 유지하는 것이다. 오실로스코프에 대해 신호를 통과시키는 케이블은 특성 임 피던스가 50Ω인 것을 사용한다(비디오용 75Ω케이블은 사용 하지 않는다). 이렇게 하면 그림 3의 프로빙하는 점에서 받아들인 신호가 스트레스 없이 케이블 안으로 전달되므로 오실로스코프 측에 서도 신호를 변형 없이 받을 수 있다.

(2) 오실로스코프는 입력을 50Ω으로 한다! 

이와 같은 이유로, 오실로스코프의 입력 임피던스는 50Ω 으로설정할필요가있다‘(종단한다’고한다). 그림 4는필자 가 사용한 오실로스코프의 설정을 나타낸 것이다. 
오실로스코프로 설정할 수 없는 경우(1MΩ의 입력 설정밖에 없는 오실로스코프)에는 사진 1과 같은 피드 스루 터미네이터 를 오실로스코프 측에 접속하고 고주파 영역에서의 동작을 안 정시킬 필요가 있다. 
여기서 중요한 점은 오실로스코프의 입력을 1MΩ설정 그대 로 두지 말라는 것이다.

(3) 계측계는 프로빙 점에서 50Ω의 저항으로 보인다 

이 프로빙 점에서 계측계를 본 모습이 그림 5이다. 계측계 는 50Ω의 특성 임피던스 케이블로 연결되어 있으며 오실로스 코프에서 50Ω으로 종단되어 있다. 이것을 프로빙하는 점에서 계측계 측(케이블 끝)을 보면‘50Ω의 저항 부하’로 보이는 것 이다.

2. 디지털 IC에서 50Ω부하는 너무 무겁다 

이 계측계의 케이블을 직접 디지털 IC의 출력 핀에 연결했 다고 생각해 보자. 
디지털 IC에 50Ω의 저항을 단순히 연결하면, 예를 들어 VH＝3.3V의 디지털 IC라면(IC의 출력 저항에 의한 전압 강하 가 발생하지 않는다고 하고) 66mA의 전류가 흐른다. 계측계 의 케이블도 프로빙 점에서 보면 50Ω의 저항 부하로 보이므 로 이대로라면 큰 전류가 흐르게 된다. 
소자가 파괴되지 않더라도, 적어도 실제로는 IC의 출력 저 항이 있기 때문에 VH 레벨이 상당히 떨어진다. 이런 상태라면 일반적인 디지털 IC를 계측할 수 없다.

(1) 직렬로 470Ω의 저항을 접속하여 1/10의 프로브로 

그래서 그림 6과 같이 이 케이블에 470Ω의 저항을 직렬로 접속하고 그것을 디지털 IC 출력에 접속한다. 이렇게 하면 두가지 이점을 얻을 수 있다.

(2) 1/10 프로브의 결점

한편, 1/10 프로브에는 결점도 있다

 

(3) 프로빙은‘짧게! 작게!’ 

 ‘470Ω의 저항을 사용하여 계측하면 된다’처럼 단순한 것이 아니며, 케이블에서 470Ω의 저항, 그리고 측정 대상인 IC에 이르는 부분은 최대한 짧게 배선해야 한다. 
사진 2는 결선 모습을 나타낸 것이다. 470Ω의 저항은 리드 선을 매우 짧게 자른 1/8W의 소형 저항을 사용했다. 이렇게 하면 저항의 리드선 등에서 발생하는 인덕턴스의 영향을 줄일 수 있다. 
리드선은 1mm에 1nH 정도의 인덕턴스가 있으므로 적당히 10mm의 리드선으로 접속하면 200MHz에서 12Ω의 리액턴스 가 돼 버린다. 마찬가지로 부유 용량에 의한 문제도 발생하지 않도록 주의해야 한다. 확실하게 접속하면 인덕턴스와 비교했 을 때 영향을 주는 비율이 낮다. 어쨌든‘짧게! 작게!’가 중요 한 것이다. 결국은 표 2의‘계측·프로빙을 실행하기 위한 이 론적 접근’이 중요하다.

(4) 주의점 : 물리적으로 파괴되지 않도록 고정한다 

특성적으로는 칩 저항이 가장 좋지만, 물리적으로 약하므로 (전극이 벗겨지므로) 주변을 확실히 고정하여 안정적으로 계 측해야 한다. 핫 멜트로 움직이지 않게 고정하는 방법도 있다. 핫 멜트에 대해서는 본지 2011년 12월호 연재 2회에서 소개했 으므로 참조하기 바란다.

프로빙 시 파형에 미치는 영향 

1. 종단되지 않은 CMOS IC에 입력된 신호는 반사된다 

클록 라인이 여러 개의 IC에 연결되어 있는 회로를 생각해 보자. 그림 7(a)과 같이 부하 저항(라인의 특성 임피던스와 같 은 것)이 접속, 즉 종단되어 있으면 패턴을 전달하는 클록 신호 의 에너지는 이 저항에 받아들여져 클록 드라이버 측으로 반사 되지 않는다. 한편, 일반적인 디지털 회로에서는 그림 7(b)의 아래쪽과 같이 IC 각각의 클록 입력에 신호 에너지를 받을 수 있는 저항 부하가 연결되어 있지 않다. 이것을‘종단되어 있지않은 상태’라고 한다. 
CMOS IC라면 입력 단자(부하 측에 해당)는 입력 용량만 가 지며 전류가 흘러들어가지 않는 하이 임피던스 입력으로 되어 있다. 따라서 클록 신호의 에너지를 받아들이지 못해 신호가 클록 드라이버 측으로 반사된다. 그 결과, 이 클록 라인은 복잡 하게 동작한다. 그림 7은 이와 같은 개념을 나타낸 것이다. 

2. 520Ω의 저항을 가진 1/10 프로브를 접속하면 저항 성분으로 인해 파형이 변화될 가능성이 있다 

임피던스가 높은 점에 520Ω의 저항에 해당하는 프로브를 접속하면, 이 프로브의 저항 성분에 의해 회로 내에서 반사되 는 모습이 변한다. 그 결과 그림 8과 같이 파형이 바뀔 가능성 이 있다.

3. 프로빙이 파형에 영향을 미치지 않고 있다는 것을 간단히 체크하는 방법 

서로 영향을 주는 두 군데의 계측점을 동시에 프로빙하여 한쪽만 떼어내고 다른 한쪽의 파형이 어떻게 변하는지 살펴보 면 프로빙이 어느 정도의 파형에 영향을 미치는지알 수 있다. 
파형이 변하지 않으면 프로빙의 영향이 미치지 않고 있다는 것을 알 수 있으며, 변화하면 영향이 미치고 있다는 뜻이다. 이 것을 교대로 확인한다. 만약 파형이 변화하는 모습이라면 470Ω의 저항을 2.2kΩ에서 4.7kΩ정도 사이에서 변화시켜(배율을 변화시켜) 파형이 변화하지 않도록 프로빙해야 한다. 반대로 저항이 너무 크면 주파수 특성이 떨어진다.

불량을 발견하는 기술 

디지털 회로는 아날로그 회로보다 노이즈의 영향을 잘 받지 않지만, 파형의 아날로그적인 변화에 의해 오동작하는 경우가 많다. 이럴 때 안성맞춤인 회로를 사용하면 트러블을 피할 수 있다. 여기서는 그‘지그적 회로’를 소개한다.

1. 범용 오실로스코프로 반사나 타이밍 지연을 발견한다 

그림 9와 같이 실제로 디버그를 실시하면 디지털 신호가 논리 1도 아니고 논리 0도 아닌 어중간 한 레벨로 되는 경우가 있다. 그 원인으로는 다음과 같은 것을 생각할 수 있다.

· 신호가 반사되어 복잡한 움직임을 보인다
· 버스 라인 상에 두 개의 드라이버가 동시에 활성화되어 출력이 부딪힌다
· D 플립플롭의 셋업/홀드 타이밍 위반에 의해 출력 레벨이 이상해진다(메타 스테이블 상태)

증상이 항상 발생하면 디버그가 간단하지만, 발생하는 빈도가 몇 분∼몇 시간에 한 번이거나 그보다 낮으면 어려워진다.

(1) 윈도우 콤퍼레이터 회로에서 트리거 신호를 만든다 

위와 같은 상태에서 일반적으로 트리거를 걸고자 해도 특수 한 트리거 조건을 설정할 수 있는 고기능 오실로스코프를 사용 할 수 있는 환경은 별로 없다. 
그래서 그림 10과 같은 윈도우 콤퍼레이터 회로를 만들어 둔다. 그려면 신호가 중간 레벨이 되었을 때 출력을 래치시켜 그것을 트리거로 이용할 수 있다. 
ADCMP601BKSZ(아날로그 디바이스) 등 초고속 콤퍼레이 터가 필요하다. 한편, 스레숄드 레벨도 볼륨에 따라 가변할 수 있도록 해두면‘어중간한 상태’에서 트리거하는 전압 범위(윈 도우 범위)를 가변할 수 있다.

(2) 딜레이 라인에서 타이밍 조건을 변화시키면서 불량을 발견한다 

그림 9와 같이 클록 상승에 대해 일부 시간만 이렇게 어중간 한 레벨이 발생하지 않는 경우도 생각할 수 있다. 그래서 그림 10에 나타난 회로에서는 딜레이 라인 3D3220-5(Data Delay Devices) IC6을 사용하여 지그 회로 내의 시스템 클록 위상을 조정하고 이 회로의 플립플롭 IC4가 래치하는 타이밍 조건을 바꾼다. 이렇게 하면 오동작의 원인이 되는‘레벨이 어중간한 상태’를 검출할 수 있다.

기본적으로 IC4의 타이밍은 타깃 내의 플립플롭이 래치하는 타이밍에 맞춘다. 이렇게 하면 불량 동작의 원인을 발견할 수 있다. 
여기서는 시스템 클록 레이트가 20MHz라고 상정하고, 딜 레이 라인 IC5는 1탭 5ns인 것으로 했다. 사용하는 시스템 클 록에 따라 적절한 탭 지연량을 가진 것을 선정하면 된다. 

프로브 접속 시 현상이 재현되지 않을 때의 대책 

이와 같은 일이 자주 발생할지도 모른다. 이렇게 되면 무엇 을 위한 디버그인지 알 수 없게 된다. 이것은 프로브를 접속하 면 프로브가 가진 용량으로 인해 파형이 둔해지는(지연되는) 것이 원인이다

1. 타이밍 스큐에 의한 셋업/홀드 위반 

그림 11과 같이 두 개의 플립플롭 사이에서 데이터가 전달되 고, CLK로 나타내는 동기 클록으로(동기 회로로) 동작하고 있 는 경우에 대해 생각해 보자. 
여기서 클록이 상승한 후(홀드 시간 후) 데이터가 도착해야 한다. 그러나 데이터가 너무 빨리 도착하여 수신 측 플립플롭 다음의 클록 상승보다 먼저 데이터가 변화해 버려 홀드 위반으 로 되는 경우가 있다. 
또한 패턴이나 도중에 좁아지는 게이트 등에 의해 지연되어 셋업 시간을 위반하는 경우도 있다.

2. 프로브 용량에 의해 타이밍 위반이 경감된다 

이 문제를 디버그하고자 할 때 데이터나 클록을 관측하려면 수신 측 IC의 데이터(D) 단자에 프로브를 접속한다. 여기서 프 로브를 접속하면 신호가 프로브 용량으로 인해 둔해지며 상승 이 약간 지연된다. 
그 결과, 타이밍 위반이 경감되어 현상이 재현되지 않게 되 는 경우가 있다. 
이외에도 다양한 데이터와 클록의 관계에 의해(게다가 시스 템 설계 상의 폴트 토럴런스 구성에 의해서도) 현상이 재현되 지 않게 되거나, 반대로 오동작이 발생하는 경우가 있다. 이것 이 프로빙에도 주의가 필요한 이유이다.

3. 펄스 회로나 비동기 회로에서는 더욱 중요하다 

최근에는 동기 회로가 주류이므로 비동기 회로를 사용하는 경우는 없다. 그러나 소비전력을 줄이거나 회로 규모를 작게 할 때에는 비동기 회로를 사용한다. 
펄스 회로나 비동기 회로는 동기 회로와 비교했을 때 안정적 으로 동작시키는 것 자체가 어렵다고 할 수 있다. 따라서 프로 브 용량에 따른 파형 둔화에 의해 원래의 동작에서 변화하는 (현상이 재현되지 않아 디버그할 수 없는) 경우도 있다.




本記事는 日本CQ出版社가 發行하는「トランジスタ技術」誌와의 著作權協定에 依據하여 提供받은 資料입니다.

출처: http://www.hellot.co.kr/new_hellot/search/search_magazine_read.html?code=103&sub=002&idx=301